日本国特許庁 JAPAN PATENT OFFICE

01. 4. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 4月 1日

出 顯 番 号
Application Number:

特願2003-098608

[ST. 10/C]:

[JP2003-098608]


RECEIVED

2.7 MAY 2004

WIPO PCT

出 願 人
Applicant(s):

双信電機株式会社



PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 5月13日

今井尽



【書類名】

特許願

【整理番号】

PCK17470S0

【提出日】

平成15年 4月 1日

【あて先】

特許庁長官殿

【国際特許分類】

H01P 7/04

【発明者】

【住所又は居所】 長野県佐久市猿久保664-1 双信電機株式会社 千

曲工場内

【氏名】

浦野 正樹

【発明者】

【住所又は居所】 長野県佐久市猿久保664-1 双信電機株式会社 千

曲工場内

【氏名】

平井 隆己

【発明者】

【住所又は居所】 長野県佐久市猿久保664-1 双信電機株式会社 千

曲工場内

【氏名】

水谷 靖彦

【発明者】

【住所又は居所】

長野県佐久市猿久保664-1 双信電機株式会社 千

曲工場内

【氏名】

高瀬 耕平

【特許出願人】

【識別番号】

000201777

【氏名又は名称】

双信電機株式会社

【代理人】

【識別番号】

100077665

【弁理士】

【氏名又は名称】 千葉 剛宏

【選任した代理人】

【識別番号】 100116676

【弁理士】

【氏名又は名称】 宮寺 利幸

【手数料の表示】

【予納台帳番号】 001834

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9723595

【包括委任状番号】 0206304

【プルーフの要否】 要

【書類名】明細書

【発明の名称】

受動部品

【特許請求の範囲】

【請求項1】

複数の誘電体層が積層されて構成された誘電体基板内に、受動回路を構成する 複数の電極と外部に導出された1以上の端子とを有する受動部品において、

前記端子が前記誘電体基板の下面のみに導出されていることを特徴とする受動 部品。

【請求項2】

請求項1記載の受動部品において、

前記1以上の端子は、信号が入出力される複数の端子と1以上のシールド端子とを有し、

前記誘電体基板の下面には、前記信号が入出力される複数の端子の間に前記シ ールド端子が配列されていることを特徴とする受動部品。

【請求項3】

請求項1又は2記載の受動部品において、

前記誘電体基板内に複数の電極間を電気的に接続する1以上のビアホールが形成されている場合に、

前記端子は、前記誘電体基板内にビアホールにて形成された電極にて形成され

前記端子を構成する前記電極の径は、前記ビアホールの径よりも大きいことを特徴とする受動部品。

【請求項4】

請求項1又は2記載の受動部品において、

前記端子が前記誘電体基板の下面に形成された電極にて形成されていることを 特徴とする受動部品。

【請求項5】

請求項1~4のいずれか1項に記載の受動部品において、

前記誘電体基板内にシールド電極が形成されていることを特徴とする受動部品

【請求項6】

請求項5記載の受動部品において、

前記誘電体基板を構成する誘電体層のうち、前記シールド電極と前記誘電体基板の下面間の誘電体層の誘電率 ϵ r が、 ϵ r < 20 であることを特徴とする受動部品。

【請求項7】

請求項5記載の受動部品において、

前記誘電体基板を構成する誘電体層のうち、前記シールド電極と前記誘電体基板の下面間の誘電体層の誘電率 ϵ r が、 ϵ r > 2 0 であることを特徴とする受動部品。

【請求項8】

請求項1記載の受動部品において、

前記誘電体基板内に、フィルタを構成する1以上の共振器を有し、

前記共振器はビアホールにて形成され、

前記ビアホールの両端面のうち、いずれか一方の端面で短絡端と開放端とを有することを特徴とする受動部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、数百MHz〜数GHzのマイクロ波帯において共振回路を構成する 積層型誘電体フィルタ等を含む受動部品に関し、通信機器や電子機器の小型化を 有効に図ることができる受動部品に関する。

[0002]

【従来の技術】

近時、ICが高集積化され、IC自体の小型化が急速に進んでいる。これに伴い、前記ICの周辺に使用されるフィルタ等の受動部品も小型化が進んでいる。また、受動部品の小型化には、誘電体基板を使用した積層型誘電体受動部品が有

効である(例えば特許文献1及び2参照)。

[0003]

このような積層型誘電体受動部品を例えば配線基板に実装する場合は、該配線 基板に形成された配線パターンと、積層型誘電体受動部品の側面に形成された入 出力端子とを半田等で電気的に接続するようにしている(側面実装)。

[0004]

また、従来では、チップ状の電子部品の外周面に形成された端子を表面実装の 下面電極の一部として利用する例も提案されている(例えば特許文献3参照)。

[0005]

【特許文献1】

特開2002-280805号公報(図1、図9)

【特許文献2】

特開2002-261643号公報(図1、段落[0021])

【特許文献3】

特開平10-150138号公報(図1)

[0006]

【発明が解決しようとする課題】

ところで、製品を配線基板に実装する方法としては、上述した側面実装のほかに、ワイヤボンディングやリード線にて電気的に接続する手法がある。特に、受動部品においては側面実装が主流である。

[0007]

しかし、上述の側面実装は、以下のような問題点がある。

[0008]

- (1) 広い実装面積を確保する必要がある。つまり、実装面積として、受動部品の被実装面の面積よりも大きな面積(例えば被実装面の面積の約1.5倍)を確保する必要がある。
- (2) 受動部品の側面に形成された電極(側面電極)の浮遊容量によってアイソレーション特性が劣化する。
 - (3) 側面電極を受動部品の側面に形成する必要から製造工程が多くなる。

(4) 受動部品の近傍に設置されたシールド板や隣接する他部品の影響によって 特性が変動する。

[0009]

本発明はこのような課題を考慮してなされたものであり、側面実装による種々の問題点を解決することができ、特性変動の抑制、製造工程の簡単化を有効に図ることができる受動部品を提供することを目的とする。

[0010]

【課題を解決するための手段】

本発明に係る受動部品は、複数の誘電体層が積層されて構成された誘電体基板 内に、受動回路を構成する複数の電極と外部に導出された1以上の端子とを有す る受動部品において、前記端子が前記誘電体基板の下面のみに導出されているこ とを特徴とする。

[0011]

これにより、受動部品を例えば配線基板等に実装する場合に、誘電体基板の下面のみに形成された端子を表面実装方式で配線基板に実装すればよいため、受動部品の実装面積を側面実装の場合よりも狭い面積にすることができる。

[0012]

端子が誘電体基板の下面のみに存在するため、複数の電極の面積を小さくでき これら端子と電極間に浮遊容量が形成されにくくなる。従って、受動部品のアイ ソレーション特性は改善する。

[0013]

受動部品の側面に電極を形成する必要がなくなるため、製造工程も簡単になり 、製造コストの低廉化を図ることができる。

[0014]

受動部品の近傍に設置されたシールド板や隣接する他部品の影響を受けにくくなり、特性の変動を小さくすることができる。

[0015]

そして、前記構成において、前記1以上の端子が、信号が入出力される複数の 端子と1以上のシールド端子とを有し、前記誘電体基板の下面には、前記信号が 入出力される複数の端子の間に前記シールド端子が配列されることが好ましい。 これにより、前記信号が入出力される複数の端子の間のアイソレーションを確保 することができる。

[0016]

また、前記構成において、前記端子は、前記誘電体基板内にピアホールにて形成された電極でもよい。これにより、端子の誘電体基板からの剥離を防止することができ、電極へのクラックの発生も抑制することができる。また、誘電体基板内へのピアホールの形成と同時に前記電極を形成することができるため、誘電体基板の下面に電極を形成する工程を省略することができ、工程を簡素化することができる。また、電極の厚みを厚くできるため、従来の側面端子と同等の機械的強度を得ることができる。

[0017]

特に、前記誘電体基板内に複数の電極間を電気的に接続する1以上のビアホールが形成されている場合に、前記端子を構成する前記電極の径を、前記ビアホールの径よりも大きく設定することが好ましい。これにより、配線基板の配線パターンと端子との対向面積を増加させることができ、不要なインダクタンス成分の発生を抑制することができる。

[0018]

また、前記構成において、前記端子を前記誘電体基板の下面に形成された電極 にて形成するようにしてもよいし、前記誘電体基板内にシールド電極を形成する ようにしてもよい。

[0019]

また、前記構成において、前記誘電体基板を構成する誘電体層のうち、前記シールド電極と前記誘電体基板の下面間の誘電体層の誘電率 ϵ r ϵ

[0020]

また、前記構成において、前記誘電体基板を構成する誘電体層のうち、前記シールド電極と前記誘電体基板の下面間の誘電体層の誘電率 ε r を、 ε r > 2 0 に



[0021]

この場合、誘電体基板内のシールド電極と配線基板の配線パターンとを容量を 介して電気的に接続することができるため、誘電体基板の下面にシールド電極に 対応する外部端子を形成する必要がなくなる。一般に、受動部品の小型化に際し 、端子寸法を小さくしなければならないが、前記シールド電極に対応する外部端 子を形成する必要がないため、前記端子の面積を大きくすることができ、これに より、端子の機械的強度を向上させることができる。

[0022]

前記誘電体基板内に形成される受動回路を、1以上の共振器を有するフィルタとした場合は、該共振器をビアホールにて形成し、該ビアホールの両端面のうち、いずれか一方の端面で短絡端と開放端とを有するようにしてもよい。

[0023]

【発明の実施の形態】

以下、本発明に係る受動部品の実施の形態例を図1~図8を参照しながら説明 する。

[0024]


まず、第1の実施の形態に係る受動部品10Aは、図1及び図2に示すように、複数の誘電体層(S1~S7)が積層、焼成一体化され、かつ、両主面(第2の誘電体層S2の一主面及び第6の誘電体層S6の一主面)にそれぞれ内層シールド電極12a及び12bが形成された誘電体基板14を有する。

[0025]

誘電体基板14は、上から順に、第1の誘電体層S1~第7の誘電体層S7が 積み重ねられて構成されている。これら第1~第7の誘電体層S1~S7は1枚 あるいは複数枚の層にて構成される。

[0026]

誘電体基板 14内には、2つの1/4波長の共振器(入力側共振器 18及び出力側共振器 20)を構成するフィルタ部 16を有する。このフィルタ部 16は第4の誘電体層 S4の一主面に形成された入力側共振電極 26と出力側共振電極 2



[0027]

入力側共振電極26の一方の端部(誘電体基板14の第1の側面14aに近接した位置に形成された端部)と、出力側共振電極28の一方の端部(前記第1の側面14aに近接した位置に形成された端部)は、それぞれビアホール22及び24を介して内層シールド電極12a及び12bに電気的に接続されている。即ち、入力側共振電極26の一方の端部と、出力側共振電極28の他方の端部は、それぞれ短絡端を構成する。

[0028]

入力側共振電極26は、その中央部分から誘電体基板14の第2の側面14b (出力側共振電極28とは反対側の側面)に向けて入力タップ電極30が形成されている。出力側共振電極28は、その中央部分から誘電体基板14の第3の側面14c(第2の側面14bと反対側の側面)に向けて出力タップ電極32が形成されている。

[0029]

また、第3の誘電体層S3の一主面には、入力側共振電極26及び出力側共振電極28の各開放端と対向し、誘電体基板14の第4の側面14d(前記第1の側面14aと反対側の側面)に近接して形成された内層シールド電極34及び36と、入力側共振器18及び出力側共振器20間の結合度を調整するための結合調整電極38とが形成されている。

[0030]

第5の誘電体層S5の一主面には、入力側共振電極26及び出力側共振電極28の各開放端と対向し、誘電体基板14の前記第4の側面14dに近接して形成された内層シールド電極39及び40と、入力側共振器18及び出力側共振器20間の結合を調整するための結合調整電極42とが形成されている。

[0031]

内層シールド電極12aは、誘電体基板14の第4の側面14dの近傍において、第2の誘電体層S2を貫通するビアホール44及び46を介して内層シールド電極34及び36に電気的に接続され、内層シールド電極12bは、誘電体基

板14の第4の側面14dの近傍において、第5の誘電体層S5を貫通するビアホール45及び47を介して内層シールド電極39及び40に電気的に接続されている。

[0032]

そして、この第1の実施の形態に係る受動部品10Aは、誘電体基板14を構成する誘電体層のうち、最下層の誘電体層S7内に、入力端子を構成する1つの入力電極層48と、出力端子を構成する1つの出力電極層50と、シールド端子を構成する4つのシールド電極層52a~52dがビアホールにて形成されている。

[0033]

入力電極層 4 8 は誘電体基板 1 4 の第 2 の側面 1 4 b の近傍に形成され、出力電極層 5 0 は誘電体基板 1 4 の第 3 の側面 1 4 c の近傍に形成され、4 つのシールド電極層 5 2 a ~ 5 2 d のうち、2 つのシールド電極層 5 2 a 及び 5 2 b は誘電体基板 1 4 の第 1 の側面 1 4 a の近傍に形成され、他の2 つのシールド電極層 5 2 c 及び 5 2 d は誘電体基板 1 4 の第 4 の側面 1 4 d の近傍に形成されている

[0034]

入力電極層 4 8 は、誘電体基板 1 4 の第 2 の側面 1 4 b の近傍であって、第 4 ~第 6 の誘電体層 S 4 ~ S 6 にかけて形成されたビアホール 5 4 と入力タップ電極 3 0 とを介して入力側共振電極 2 6 に電気的に接続されている。出力電極層 5 0 は、誘電体基板 1 4 の第 3 の側面 1 4 c の近傍であって、第 4 ~第 6 の誘電体層 S 4 ~ S 6 にかけて形成されたビアホール 5 6 と出力タップ電極 3 2 とを介して出力側共振電極 2 8 に電気的に接続されている。

[0035]

また、2つのシールド電極層 5 2 a 及び 5 2 b は、前記ビアホール 2 2 及び 2 4 を介して内層シールド電極 1 2 a 及び 1 2 b 並びに入力側共振電極 2 6 の短絡端及び出力側共振電極 2 8 の短絡端に電気的に接続され、他の 2 つのシールド電極層 5 2 c 及び 5 2 d は、前記ビアホール 4 5 及び 4 7 を介して内層シールド電極 3 9、40、12 b に電気的に接続されている。

[0036]

更に、入力電極層48、出力電極層50、4つのシールド電極層52a~52dの各径は、上述した各ビアホール22、24、44及び46の径よりも大きく設定されている。

[0037]

このように、第1の実施の形態に係る受動部品10Aにおいては、入力端子を構成する入力電極層48と、出力端子を構成する出力電極層50と、シールド端子を構成する4つのシールド電極層52a~52dとを最下層の誘電体層S7にビアホールにて形成することにより、前記入力端子、出力端子及びシールド端子を誘電体基板14の下面のみに導出するようにしている。

[0038]

これにより、受動部品10Aを例えば配線基板等に実装する場合に、誘電体基板14の下面のみに形成された端子を表面実装方式で配線基板に実装すればよいため、受動部品10Aの実装面積を側面実装の場合よりも狭い面積にすることができる。

[0039]

入力端子、出力端子及びシールド端子が誘電体基板14の下面のみに存在するため、各端子とフィルタ部16を構成する複数の電極との距離が遠くなり、これら端子と電極間に浮遊容量は形成されにくくなる。従って、受動部品10Aのアイソレーション特性は改善する。

[0040]

受動部品10Aの側面に電極を形成する必要がなくなるため、製造工程も簡単になり、製造コストの低廉化を図ることができる。

[0041]

受動部品10Aの近傍に設置されたシールド板や隣接する他部品の影響を受け にくくなり、特性の変動を小さくすることができる。

[0042]

特に、この第1の実施の形態に係る受動部品10Aにおいては、入力電極層4 8、出力電極層50及びシールド電極層52a~52dを誘電体基板14内にビ アホールにて形成するようにしているため、これら電極層の誘電体基板14からの剥離を防止することができ、各電極層へのクラックの発生も抑制することができる。

[0043]

また、誘電体基板14内へのビアホール22、24、44、45、46及び47の形成と同時に上述の電極層48、50及び52a~52dを形成することができるため、誘電体基板14の下面に端子を形成する工程を省略することができ、工程を簡素化することができる。また、各電極層48、50及び52a~52dの厚みを厚くできるため、従来の側面端子(誘電体基板14の側面に形成された端子)と同等の機械的強度を得ることができる。

[0044]

特に、各電極層 4.8、5.0及び 5.2 $a\sim5.2$ d の径を、各ビアホール 2.2、2.2 4.4 4.5、4.6 及び 4.7 の径よりも大きく設定するようにしたので、図 2.2 に示すように、配線基板 6.0 の入力配線パターン 6.2 と入力電極層 4.8 との対向面積、出力配線パターン 6.4 と出力電極層 5.0 との対向面積、並びにシールド配線パターン 6.6 とシールド電極層 5.2 $a\sim5.2$ d との対向面積をそれぞれ増加させることができ、不要なインダクタンス成分の発生を抑制することができる。

[0045]

次に、第2の実施の形態に係る受動部品10Bについて図3及び図4を参照しながら説明する。

[0046]

この第2の実施の形態に係る受動部品10Bは、図3及び図4に示すように、 上述した第1の実施の形態に係る受動部品10Aとほぼ同様の構成を有するが、 入力側共振器18と出力側共振器20がそれぞれビアホール70及び72にて構成されている点で異なる。

[0047]

具体的には、図3に示すように、入力側共振器18は、第3の誘電体層S3の主面において第1の側面14aの近傍から第4の側面14dの近傍にかけて延在して形成された第1の電極74と、第5の誘電体層S5の主面において誘電体基

板14の第1の側面14aの近傍から第4の側面14dの近傍にかけて延在して 形成された第2の電極76と、第3及び第4の誘電体層S3及びS4を貫通し、 第1の電極74の中央部分と第2の電極76の中央部分とを接続する上述したビ アホール70とを有する。

[0048]

第1の電極74の両端部は、それぞれビアホール78及び79を介して内層シールド電極12bに電気的に接続されている。第2の電極76は、その中央部分から誘電体基板14の第2の側面14bに向けて入力タップ電極30が形成されている。つまり、第1の電極74は、入力側共振器18の短絡端を形成する。第2の電極76は、内層シールド電極12bと誘電体層を間に挟んで対向した形態であり、入力側共振器18の開放端を形成する。

[0049]

出力側共振器20は、前記入力側共振器18と同様に、第3の誘電体層S3の主面において第1の側面14aの近傍から第4の側面14dの近傍に延在して形成され、出力側共振器20の短絡端を形成する第1の電極80と、第5の誘電体層S5の主面において第1の側面14aの近傍から第4の側面14dの近傍に延在して形成され、出力側共振器20の開放端を形成する第2の電極82と、第3及び第4の誘電体層S3及びS4を貫通し、これら第1の電極80と第2の電極82とを電気的に接続する上述したビアホール72とを有する。

[0050]

第1の電極80の両端部は、それぞれビアホール84及び86を介して内層シールド電極12bに電気的に接続されている。第2の電極82は、その中央部分から誘電体基板14の第3の側面14cに向けて出力タップ電極32が形成されている。

[0051]

また、第4の誘電体層S4の主面には、誘電体基板14の第1の側面14a寄りに形成され、入力側共振器18の第1の電極74及び出力側共振器20の第1の電極80と第3の誘電体層S3を間に挟んで対向する第1の結合調整電極88と、誘電体基板14の第4の側面14d寄りに形成され、入力側共振器18の第

1の電極74及び出力側共振器20の第1の電極80と第3の誘電体層S3を間に挟んで対向する第2の結合調整電極90とを有する。

[0052]

そして、この第2の実施の形態に係る受動部品10Bは、第7の誘電体層S7の裏面(誘電体基板14の下面)に入力端子を構成する1つの入力電極膜92と、出力端子を構成する1つの出力電極膜94と、シールド端子を構成する2つのシールド電極膜96及び98が形成されている。

[0053]

入力電極膜92は、誘電体基板14の第2の側面14bの近傍に形成され、出力電極膜94は誘電体基板14の第3の側面14cの近傍に形成され、2つのシールド電極膜96及び98のうち、1つのシールド電極膜96は誘電体基板14の第1の側面14aの近傍であって、かつ、第2の側面14bの近傍から第3の側面14cの近傍にかけて延在して形成され、他のシールド電極膜98は誘電体基板14の第4の側面14dの近傍であって、かつ、第2の側面14bの近傍から第3の側面14cの近傍にかけて延在して形成されている。

[0054]

また、入力電極膜92は、誘電体基板14の第2の側面14bの近傍であって、第5及び第6の誘電体層S5及びS6にかけて形成されたビアホール100と入力タップ電極30とを介して入力側共振器18の第2の電極76に電気的に接続されている。出力電極膜94は、誘電体基板14の第3の側面14cの近傍であって、第5及び第6の誘電体層S5及びS6にかけて形成されたビアホール102と出力タップ電極32とを介して出力側共振器20の第2の電極82に電気的に接続されている。

[0055]

また、1つのシールド電極膜96は、誘電体基板14の第1の側面14aの近傍であって、第2~第7の誘電体層S2~S7を貫通するビアホール104及び106を介して内層シールド電極12a及び12bに電気的に接続され、他の2つのシールド電極膜98は、誘電体基板14の第4の側面14dの近傍であって、第2~第7の誘電体層S2~S7を貫通するビアホール108及び110を介

して内層シールド電極12a及び12bに電気的に接続されている。

[0056]

更に、誘電体基板 1 4 を構成する誘電体層 S 1 ~ S 7 のうち、内層シールド電極 1 2 b と誘電体基板 1 4 の下面との間の第 6 及び第 7 の誘電体層 S 6 及び S 7 は、誘電率 ε r (< 2 0) の材料が使用されている。

[0057]

このように、第2の実施の形態に係る受動部品10Bは、入力端子を構成する 入力電極膜92と、出力端子を構成する出力電極膜94と、シールド端子を構成 する2つのシールド電極膜96及び98とを最下層の誘電体層S7の裏面に形成 することにより、前記入力端子、出力端子及びシールド端子を誘電体基板14の 下面のみに導出するようにしている。

[0058]


そのため、上述した第1の実施の形態と同様に、受動部品10Bの実装面積を側面実装の場合よりも狭い面積にすることができる。受動部品10Bのアイソレーション特性が改善する。製造工程が簡単になり、製造コストの低廉化を図ることができる。特性の変動を小さくすることができる。

[0059]

特に、誘電体基板 14 を構成する誘電体層 S $1\sim S$ 7 のうち、内層シールド電極 12 b と誘電体基板 14 の下面間の誘電体層 S 6 及び S 7 の誘電率 ε r ε r < 2 0 としたので、内層シールド電極 12 b と入力端子や出力端子との間の浮遊容量の発生を抑えることができ、アイソレーション特性を改善することができる。

[0060]

また、入力側共振器18と出力側共振器20をそれぞれビアホール70及び72にて形成し、入力側共振器18の短絡端をビアホール70の一端に形成された第1の電極74で構成し、入力側共振器18の開放端をビアホール70の他端に形成された第2の電極76で構成し、出力側共振器20の短絡端をビアホール72の一端に形成された第1の電極80で構成し、出力側共振器20の開放端をビアホール72の他端に形成された第2の電極82で構成するようにしたので、以



[0061]

即ち、入力側共振器 1 8 や出力側共振器 2 0 において容量が必要な部分、例えば第 1 及び第 2 の結合調整電極 8 8 及び 9 0 と第 1 の電極 7 4 及び 8 0 との間の第 3 の誘電体層 S 3 や、第 1 及び第 2 の結合調整電極 8 8 及び 9 0 と第 2 の電極 7 6 及び 8 2 との間の第 4 の誘電体層 S 4 を誘電率 ϵ r (> 2 0) の材料で作製し、その他の誘電体層をQ値の高い材料で作製することで、入力側共振器 1 8 及び出力側共振器 2 0 のQ値を上げることができ、低損失の特性を得ることができる。

[0062]

次に、第3の実施の形態に係る受動部品10Cについて図5を参照しながら説明する。

[0063]


この第3の実施の形態に係る受動部品10Cは、図5に示すように、上述した 第2の実施の形態に係る受動部品10Bとほぼ同様の構成を有するが、誘電体基 板14の下面にシールド電極膜96及び98(図3参照)が形成されていないこ とと、誘電体基板14を構成する誘電体層S1~S7のうち、内層シールド電極 12bと誘電体基板14の下面との間の第6及び第7の誘電体層S6及びS7と して、誘電率 ε r(>20)の材料が使用されている点で異なる。

[0064]

これにより、誘電体基板14内の内層シールド電極12bと配線基板60のシールド配線パターン66とを容量を介して電気的に接続することができる。

[0065]

そのため、誘電体基板14の下面にシールド端子を構成するシールド電極膜96及び98(図3参照)を形成する必要がなくなる。一般に、受動部品の小型化に際し、入力端子や出力端子並びにシールド端子の寸法を小さくしなければならないが、この第3の実施の形態では、シールド電極膜96及び98を形成する必要がないため、入力電極膜92や出力電極膜94の持法を大きくすることができる。これにより、入力電極膜92及び出力電極膜94の機械的強度を向上させる



[0066]

次に、第4の実施の形態に係る受動部品10Dについて図6を参照しながら説明する。

[0067]

この第4の実施の形態に係る受動部品10Dは、図6に示すように、上述した 第1の実施の形態に係る受動部品10Aとほぼ同様の構成を有するが、誘電体基 板14内にフィルタ部16と非平衡-平衡変換部120(以下、単に変換部と記 す)を有する点で異なる。

[0068]

この第4の実施の形態に係る受動部品10Dは、第2の誘電体層S2、第6の 誘電体層S6、第9の誘電体層S9、第11の誘電体層S11の各主面にそれぞ れ内層シールド電極12a、122、124及び12bが形成され、第10の誘 電体層S10の主面にDC電極126が形成されている。また、第12の誘電体 層S12の下面のうち、誘電体基板14の第3の側面14cの近傍に平衡入出力 端子128が形成され、第2の側面14bの近傍に非平衡入出力端子130とD C端子132が形成され、中央部分にシールド端子134が形成されている。

[0069]

第4の誘電体層S4の主面には、第1~第3の共振器136、138及び140をそれぞれ構成し、それぞれ誘電体基板14の第1の側面14aの近傍から第4の側面14dの近傍まで延在する第1~第3の共振電極142、144及び146と、第1の共振電極142から第2の側面14bに向かって延在するリード電極148とが形成されている。

[0070]

第3の誘電体層S3の主面には、第1~第3の共振電極142、144及び146の開放端と対向し、誘電体基板14の第4の側面14dに近接して形成された3つの内層シールド電極150、152及び154と、第1及び第2の共振器136及び138間の結合度を調整するための第1の結合調整電極156とが形成されている。

[0071]

第1~第3の共振電極142、144及び146のうち、誘電体基板14の第 1の側面14aに近接する端部は、それぞれ第2~第6の誘電体層S2~S6を 貫通するビアホール158、160及び162を通じて内層シールド電極12a 及び122と接続される。

[0072]

第1の共振電極142から延びるリード電極148のうち、誘電体基板14の 第2の側面14bに近接する端部は、第4~第12の誘電体層S4~S12を貫 通するビアホール164を通じて誘電体基板14の下面に形成された非平衡入出 力端子130に電気的に接続される。

[0073]

3つの内層シールド電極150、152及び154は、誘電体基板14の第4の側面14dに近接する部分においてそれぞれ第2~第6の誘電体層S2~S6を貫通するビアホール166、168及び170を通じて内層シールド電極12a及び122と接続される。

[0074]

また、内層シールド電極122は、誘電体基板14の第1の側面14aの近傍において第6~第12の誘電体層S6~S12を貫通するビアホール172及び174と、誘電体基板14の第4の側面14dの近傍において第6~第12の誘電体層S6~S12を貫通するビアホール176及び178とを通じて内層シールド電極124及び12b並びに誘電体基板14の下面に形成されたシールド端子134に電気的に接続される。

[0075]

一方、第5の誘電体層S5の主面には、第2及び第3の共振器138及び14 0間の結合度を調整するための第2の結合調整電極180と、第3の共振電極1 46と第4の誘電体層S4を間に挟んで重なる出力容量電極182とが形成されている。

[0076]

第7の誘電体層S7の主面には、変換部120を構成する第1のストリップラ

イン電極184が形成され、第8の誘電体層S8の主面には、変換部120を構成する第2及び第3のストリップライン電極186及び188が形成されている

[0077]

第1のストリップライン電極184の一端は、第5及び第6の誘電体層S5及びS6を貫通するビアホール190を通じて出力容量電極182と電気的に接続されている。第1のストリップライン電極184の他端は開放とされている。内層シールド電極122には、ビアホール190と絶縁をとるための領域、即ち電極膜が形成されていない領域が確保されている。

[0078]

第2のストリップライン電極186の一端と第3のストリップライン電極188の一端は、共に第8及び第9の誘電体層S8及びS9を貫通するビアホール192及び194を通じてDC電極126に電気的に接続されている。内層シールド電極124には、ビアホール192及び194と絶縁をとるための領域、即ち電極膜が形成されていない領域が確保されている。

[0079]

第2のストリップライン電極186の他端と第3のストリップライン電極1880他端は、共に誘電体基板14の第3の側面14cの近傍に位置され、第8~第12の誘電体層S8~S12を貫通するビアホール196及び198を通じて誘電体基板14の下面に形成された平衡入出力端子128に電気的に接続されている。

[0800]

DC電極126は、誘電体基板14の第2の側面14bに向かって突出する張出し電極200を有し、該張出し電極200は、第10~第12の誘電体層S10~S12を貫通するビアホール202を通じて誘電体基板14の下面に形成されたDC端子132に電気的に接続される。

[0081]

この第4の実施の形態に係る受動部品10Dにおいても、上述した第1の実施の形態と同様に、受動部品10Dの実装面積を側面実装の場合よりも狭い面積に

することができる。受動部品10Dのアイソレーション特性が改善する。製造工程が簡単になり、製造コストの低廉化を図ることができる。特性の変動を小さくすることができる。

[0082]

次に、第5の実施の形態に係る受動部品10Eについて図7を参照しながら説明する。

[0083]

この第5の実施の形態に係る受動部品10Eは、図7に示すように、上述した 第1の実施の形態に係る受動部品10Aとほぼ同様の構成を有するが、誘電体基 板14内に集中定数のフィルタ部210を有する点で異なる。

[0084]

この第5の実施の形態に係る受動部品10Eは、第10の誘電体層S10の主面に内層シールド電極212が形成されている。また、第11の誘電体層S11の下面のうち、誘電体基板14の第1の側面14aと第3の側面14cを含むコーナー部分214、第1の側面14aの中央を含む部分、第2の側面14bと第4の側面14dを含むコーナー部分216、第4の側面14dの中央を含む部分にそれぞれシールド端子218a~218dが形成され、誘電体基板14の第3の側面14cと第4の側面14dを含むコーナー部分220に入力端子222が形成され、誘電体基板14の第1の側面14aと第2の側面14bを含むコーナー部分224に出力端子226が形成されている。

[0085]

そして、第2~第5の誘電体層 S2~S5の主面には、インダクタンス形成用の第1~5のインダクタ電極 228a~228eが形成されている。第1~第5のインダクタ電極 228a~228eは、それぞれビアホール230、232、234及び236を介してコイル状に形成される。

[0086]

第7~第9の誘電体層S7~S9の主面には、容量形成用の第1~第4の容量 電極238a~238dが形成される。

[0087]

第1の容量電極238aは、第7の誘電体層S7の主面のうち、誘電体基板14の第1の側面14aと第2の側面14bを含むコーナー部分224寄りに形成され、第2の容量電極238bは、第8の誘電体層S8の主面のうち、誘電体基板14の第3の側面14cと第4の側面14dを含むコーナー部分220寄りに形成されている。

[0088]

第3の容量電極238cは、第9の誘電体層S9の主面のうち、誘電体基板14の前記コーナー部分224寄りに形成され、第4の容量電極238dは、第9の誘電体層S9の主面のうち、前記コーナー部分220寄りに形成されている。

[0089]

そして、第1のインダクタ電極228aの一端は、第2の誘電体層S2のうち、前記コーナー部分220に近接して位置され、第2~第11の誘電体層S2~S11を貫通するビアホール240を通じて第2の容量電極238b、第4の容量電極238d並びに誘電体基板14の下面に形成された入力端子222に接続される。

[0090]

第5のインダクタ電極228eの一端は、第6の誘電体層S6のうち、前記コーナー部分224に近接して位置され、第6~第11の誘電体層S6~S11を 貫通するビアホール242を通じて第1の容量電極238a、第3の容量電極2 38c並びに誘電体基板14の下面に形成された出力端子226に接続される。

[0091]

この第5の実施の形態に係る受動部品10Eにおいても、上述した第1の実施の形態と同様に、受動部品10Eの実装面積を側面実装の場合よりも狭い面積にすることができる。受動部品10Eのアイソレーション特性が改善する。製造工程が簡単になり、製造コストの低廉化を図ることができる。特性の変動を小さくすることができる。

[0092]

例えば第5の実施の形態に係る受動部品10Eでは、誘電体基板14の下面に 形成される6つの端子218a~218d、222及び226のうち、入力端子 222と出力端子226とを対角上に配置し、その他の部分にシールド端子218a~218dを配置した例を示したが、その他、図8に示すように、誘電体基板14の下面に例えば8つの端子(入出力端子250a~250d、シールド端子252a~252d)が形成される場合に、入出力端子250a~250dとシールド端子252a~252dを市松配列で配置するようにしてもよい。

[0093]

この場合も、入出力端子 $250a\sim250d$ 間が遠ざかり、しかも、隣接する端子がシールド端子 $252a\sim252d$ となることから、入出力端子 $250a\sim250d$ 間のアイソレーションを確保することができる。

[0094]

なお、本発明に係る受動部品は、上述の実施の形態に限らず、本発明の要旨を 逸脱することなく、種々の構成を採り得ることはもちろんである。

[0095]

【発明の効果】

以上説明したように、本発明に係る受動部品によれば、側面実装による種々の 問題点を解決することができ、特性変動の抑制、製造工程の簡単化を有効に図る ことができる。

【図面の簡単な説明】

【図1】

第1の実施の形態に係る受動部品を示す分解斜視図である。

【図2】

第1の実施の形態に係る受動部品を示す縦断面図である。

【図3】

第2の実施の形態に係る受動部品を示す分解斜視図である。

【図4】

第2の実施の形態に係る受動部品を示す縦断面図である。

【図5】

第3の実施の形態に係る受動部品を示す分解斜視図である。

【図6】

第4の実施の形態に係る受動部品を示す分解斜視図である。

【図7】

第5の実施の形態に係る受動部品を示す分解斜視図である。

【図8】

誘電体基板の下面に形成される端子のパターン例を示す説明図である。

【符号の説明】

10A~10E…受動部品 12a、12b…内層シールド電極

14…誘電体基板 16…フィルタ部

18…入力側共振器 20…出力側共振器

48…入力電極層 50…出力電極層


5 2 a ~ 5 2 d …シールド電極層 9 2 …入力電極膜

9 4 …出力電極膜 9 6 、 9 8 …シールド電極膜


【書類名】

図面


【図1】




【図2】




【図3】




【図4】








【図6】




[図7]



[図8]

FIG. 8





【要約】

【課題】側面実装による種々の問題点を解決して、特性変動の抑制、製造工程の 簡単化を有効に図る。

【解決手段】受動部品10Aは、最下層の誘電体層S7内に、入力端子を構成する1つの入力電極層48と、出力端子を構成する1つの出力電極層50と、シールド端子を構成する4つのシールド電極層52a~52dがビアホールにて形成されている。入力電極層48は、誘電体基板14の第2の側面14bの近傍であって、第4~第6の誘電体層S4~S6にかけて形成されたビアホール54と入力タップ電極30とを介して入力側共振電極26に電気的に接続されている。出力電極層50は、誘電体基板14の第3の側面14cの近傍であって、第4~第6の誘電体層S4~S6にかけて形成されたビアホール56と出力タップ電極32とを介して出力側共振電極28に電気的に接続されている。

【選択図】図1

特顯2003-098608

出願人履歴情報

識別番号

[000201777]

1. 変更年月日

1990年 8月11日

[変更理由]

新規登録

住 所

東京都大田区中馬込1丁目18番18号

氏 名

双信電機株式会社

2. 変更年月日

2003年 8月30日

[変更理由]

住所変更

住 所

長野県佐久市長土呂800-38

氏 名

双信電機株式会社